## SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Publication number: JP62045161 (A)

Publication date:

1987-02-27 YAMAMOTO YUKIO; FURUKI AKIRA

Inventor(s):
Applicant(s):

Classification:
- international:

HITACHI LTD

H01L27/04; H01L21/822; H01L27/02; H01L27/04; H01L21/70; H01L27/02; (IPC1-


- European:

7): H01L27/04 H01L27/02B4F8

Application number: JP19850184138 19850823 Priority number(s): JP19850184138 19850823

## Abstract of JP 62045161 (A)

PURPOSE:To protect resistance element from breakdown caused by curernt concentration and improve reliability of an IC by connecting a plurality of the straight resistance elements with conductive layers composed of different material from the resistance material. CONSTITUTION:A field insulating film 2 is provided on a P&It;-> type semiconductor substrate 1 and an N-channel type MISFET 4, an N-channel tpe clamping MISFET 5, resistance elements 6 and a bonding pad 7 are formed on it. Conductive layers 8 are connected to them through contact holes 9. The resistance element 6 are composed of polycrystalline silicon layers and arranged linearly and connected in series with conductive layers 8E.; Therefore, curved parts are eliminated from individual resistance elements 6 and current concentration can be avoided so that the breakdown of the resistance elements can be avoided and the reliability of the IC can be improved.





Data supplied from the esp@cenet database — Worldwide

## (B) 日本国特許庁(JP) (I) 特許出願公開

#### ⑩ 公 開 特 許 公 報 (A) 昭62-45161

6)Int Cl.4

識別記号

广内整理番号

43公開 昭和62年(1987)2月27日

H 01 L 27/04

P - 7514 - 5F

審査請求 未請求 発明の数 1 (全6頁)

半導体集積回路装置 63発明の名称

> 願 昭60-184138 ②特

願 昭60(1985)8月23日 四出

79発 明 者 山本

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 幸夫

外1名

晃 木

小平市上水本町1450番地 株式会社日立製作所武蔵工場内

@発 明 古 者 ①出 願 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 70代 理

明細書

半導体集積回路裝置 特許請求の範囲

- 1. 直線状の複数の抵抗素子をそれと異る導電圏 で直列に接続したことを特徴とする半導体集積回 路装置.
- 2. 前記抵抗義子は、チップの外部端子に接続し てあることを特徴とする特許請求の範囲第1項記 親の半導体集積回路装置。
- 3. 前記抵抗素子は多精品シリコン層からなるこ とを特徴とする特許請求の範囲第1項記載の半導 体集稳固路装置:
- 4. 前記抵抗素子は半導体基板の表面の半導体領 城からなることを特徴とする特許請求の範囲第1 項記載の半導体集積回路装置。

発明の詳細な説明

[技術分野]

本務明は、抵抗素子に関するものであり、特に 半導体集積回路装置の抵抗素子に適用して有効な 技術に関するものである。

### 

MOSFETを備えた半導体集積回路装置に代 表されるMIS型半導体集積回路装置では、一般 に、ボンディングパッド、特に入力用のボンディ ングパッドに抵抗素子及びダイオード等のスイッ チ素子を含む入力保護回路が接続される。入力端 子に印加される過大な電気エネルギーによる半導 体素子の破壊を防止するためである。

前記入力保護回路の抵抗素子を、その占有面積 を小さくし、かつ所定の抵抗値を得るために、蛇 行した形状にすることが考えられる。しかしなが ら、本発明者は、蛇行した抵抗素子が過大な危気 エネルギーによって破壊されることを見出した。 電流が抵抗素子の曲線部に集中するからである.

なお、過大な電気エネルギーによる半導体素子 の破壊を防止する技術については、例えば特願昭 59-152998号に記載されている。

[発明の目的]

本発明の目的は、半導体、集積回路装置の信頼性 を向上する技術を提供することにある。

本発明の他の目的は、抵抗素子の抵抗値を増大 させ、かつ半導体集積回路装置の集積度を向上す る技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述及び添付図面によって明らかになるであろう。

#### [発明の概要]

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、直線状の複数の抵抗素子をそれと異る導電層で直列に接続したものである。

以下、本発明の構成について、実施例とともに説明する。

#### 「忠施例!]

第1回は、半導体集積回路装置の入力保護回路の平面回、第2回は第1回のA-A 切断線における断面図、第2回は第1回のB-B 切断線における断面図である。なお、第1回は構成を見易くするためにフィールド格線膜以外の絶縁膜を図示し

Nが型クランプ用MISFET5の構成はNが型MISFET4と同様の構成である。しかし、ゲート電便12と一方のn・型半導体領域10とが、導電圏8Cを通して電気的に接続してある。すなわち、ダイオード形態に接続されている。他方のn・型半導体領域10は、導電圏8Dによっ

n・型半導体領域10には、導電層8Bを通して

接地電位∨ss、例えば0【V】を印加する。

ていない。

第1 図乃至第3 図において、1 は p <sup>-</sup> 型半導体 基板であり、表面に酸化シリコン膜からなるフィ ールド絶様膜2 が設けてある。また、フィールド 絶線膜2の下に p 型チャネルストッパ領域3 が設 けてある。

4はNチャネル型MISFET、5はNチャネル型クランプ用MISFET、6は抵抗素子、7はポンディングパッドであり、それらの間をアルミニュウム層からなる導電層8が接続している。接続孔9を通してである。抵抗素子6とクランプ用MISFET5とで、半導体集積回路装置の入力保護回路を構成している。詳細については、後

前記Nチャネル型MISFET4は、n\*型半導体領域10、ゲート絶縁膜11、ゲート能極1 2とで構成してある。n\*型半導体領域10は、 リン(P)、ヒ素(As)等のn型不純物を半導体 体基板1の表面に導入してなる。ゲート絶縁膜1 1は、半導体基板1表面の酸化による酸化シリコ

て抵抗素子 6 と N チャネル型M I S F E T 4 のゲート電極 1 2 とに接続してある。ボンディングパッド 7 から流入した過大な電気エネルギーを抵抗素子 6 で破棄させた後、n・型半導体領域 1 0 と半導体拡切 1 との間のサーフェイスブレイクダウンによって半導体拡板 1 内へ放出するためである。

 金属層あるいはシリサイド層とからなる抵抗素子 6 を形成する。この後、抵抗素子 6 における多結晶シリコン層の上の高融点金属層あるいはシリサイド層をエッチングすればよい。エッチングは、抵抗素子 6 を輸出するようなパターンのレジストマスクを半導体基板 1 上の全面に形成して行えばよい。

前記抵抗素子 6 は、第1 図に示したように抵抗素子 6 は、第1 図に示したように抵抗素子 6 は、複数の直線状の抵抗素子 6 を導電圏 8 E で直列に接続してある。いたのである。いてものには山線部分がない。また、折山げたような角部がない。では、折っていた。では、変子 6 内を一般流・でないした過れる。に、ボンディーも抵抗素子 6 内を一気に流れる。に、変子 6 の信頼性が向上する。

なお、過大な意気エネルギーによるMISFE

抵抗素子 6 による過大な電気エネルギーの波接が 大きくなる。すなわち、入力保護回路の循類性を 向上することができる。

なお、抵抗素子 6 とボンディングパッド 7 との接続部分および抵抗素子 6 と導電層 8 E との接続部分が、過大な電気エネルギーによって破壊されることはない。抵抗素子 6 と、ボンディングパッド 7 及び導電層 8 E との被着面積が充分に大きいため、抵抗素子 6 を破壊する程の電流集中が起こらないからである。

なお、本実施例では、抵抗素子6を4本のみ設けてある。しかし、これに限定されない。すなわち、抵抗素子6を4本以上設け、これらを直列接続してもよい。あるいは3本、あるいは2本でもよい。すなわち、抵抗素子6は複数本あればよい。

第2回及び第3回に示すように、抵抗素子6及びゲート電極12を絶縁膜13が覆っている。絶縁膜13は、例えばCVDによるリンシリケートガラス(PSG)膜からなる。導電層Bを絶縁膜14が覆っている。絶縁膜14は、例えばCVD

T4またはクランプ用MISFET5の破壊を防止するためには、抵抗素子6の抵抗値を増大するのが好ましい。また、電流集中を防ぐためには、前記のように直線状の抵抗素子6がよい。しかし、一本の抵抗素子6で大きな抵抗値を得るためには、その抵抗素子6を長く延在させる必要がある。ところが、ボンディングパッド7とクランプ用MISFET5及びMISFET4との間を大きな軽隔しなければならない。このため、半導体集積回路装置の集積度が低下する。

しかし、本実施例では、第1図に示したように、 複数の抵抗素子6を並列に配置し、これらの抵抗 素子6を導電層8mで直列に接続してある。この ため、ボンディングパッドフとクランプ用MIS FET5及びMISFET4との間の間隔を縮少 することができる。すなわち、半導体集積回路装 圏の銀積度を向上できる。

によるPSG膜とこの上の窒化シリコン膜からなる。

### [実施例Ⅱ]

第4回は半導体集積回路装置の入力保護回路の平面図、第5回は第4回のA-A切断線における 断面図、第6回は第4回のB-B切断線における 断面図である。なお、第4回は構成を見易くする ためにフィールド絶様膜2以外の絶様膜を図示していない。

実施例 I は、直線状の半導体領域からなる抵抗 素子 1 5 を複数設け、これらを導電層 B E で直列 接続したものである。

本実施例の抵抗素子15は、n \* 型半導体領域からなる。この抵抗素子15が複数形成してある。前記抵抗素子15、すなわち半導体領域は、MISFET4及びクランプ用MISFET4及びクランプ用MISFET4及びクランプ用MISFET5のゲート絶縁膜11を形成してある。MISFET4及びクランプ用MISFET5のゲート絶縁膜11を形成する

際に抵抗素子15の表面が酸化されるからである。 第4回に示すように、個々の抵抗素子15が直 線状をしている。このため、ボンディングパッド 7から流入した過大な世気エネルギーが抵抗素子 15内の一部に集中することがない。このため、 電気エネルギーの集中による異常な熱の発生がない。したがって、抵抗素子15の熱的破壊を防止 できる。すなわち、抵抗素子15の信頼性が向上 する。

一方、抵抗素子15と半導体基板1との間でダ気イオードを構成している。このため、過大な電気 エネルギーの一部は、抵抗素子15から半導体起る と、その集中した部分から放出することになる。 と、その集中した部分から放出することになる。 このため、放出する際の電流密度が大きくなり、 異常な熱を発生する。すなわち、抵抗素子15と 半導体基板1との間の接合を破壊する。しかし、 森子15と半導体基板1との接合面の略全面から 放出する。前記のように、抵抗素子15内で電流

高融点金瓜、またはその高融点金属のシリサイドで接続してもよい。さらに、多結晶シリコン層の上に高融点金属又はそのシリサイドを設けて構成した導電層によって接続してもよい。抵抗素子15の端部のゲート枪縁膜11は、MISFET4及びクランプ用MISFET5のゲート電極12を形成する以前に選択的に除去して閉口しておけばよい。

## 

本願によって開示された新規な技術によれば、 次の効果を得ることができる。

- (1)・複数の直線状の抵抗素子をその抵抗素子 と異る導電層で直列に接続したことにより、抵抗 素子内で電流が集中することがなくなるので、電 流集中による抵抗素子の破壊を防止して抵抗素子 の信頼性を向上することができる。
- (2). 入力保護回路を構成する抵抗素子を、複数の直線状の抵抗素子とし、それらを並列に配置 し抵抗素子と異る導電層で直列接続したことによ り、ボンディングパッドとクランプ用MISFE

が集中しないため、プレイクダウンが抵抗素子15と半導体基板1との接合面の全域で略同時に起るからである。すなわち、抵抗素子15と半導体基板1とで構成されるダイオードの信頼性が向上する。

なお、抵抗素子15は、pキ型半導体領域で構成してもよい。このpキ型半導体領域からなる抵抗素子15は、nー型半導体基板に形成すればよい。またはpー型半導体基板1の表面にnー型ウエル領域を設け、このウエル領域に形成してもよい。また、抵抗素子15をpキ型半導体領域で構成する場合には、Pチャネル型MISFETのソース、ドレインと同一工程で形成すればよい。

すなわち、抵抗素子15は、半導体領域の導電型に限定されない。

一方、本実施例では、抵抗素子15間をアルミニュウム層からなる導電層8Eで接続してあるが、多結品シリコン層によって接続してもよい。この多結品シリコン層は、MISFETのゲート電極12と同一工程で形成すればよい。したがって、

Tまたはバッファ回路等を構成するMISFET との間が縮小されるので、半導体集積回路装置の 集積度を向上することができる。

- (3) ・直線状の抵抗素子複数設けそれを直列接 続したことにより、抵抗素子による過剰な電気エネルギーの波賽率が大きくなるので、入力保護回 路の信頼性を向上することができる。
- (4). 直線状の半導体領域からなる抵抗素子を 導電層で直列接続したことにより、前記半導体領域と半導体基板とで構成されるダイオードのブレ イクダウンが、半導体領域の接合面の略全域で生 じるので、前記ダイオードのブレイクダウンによ る破壊を防止して入力保護回路の信頼性を向上す ることができる。

以上、本発明を実施例にもとずき具体的に説明 したが、本発明は前記実施例に限定されるもので はなくその要旨を逸脱しない範囲において種々変 形可能であることはいうまでもない。

例えば、前記実施例は、抵抗素子に接続された 半導体素子をMISFETとしたが、抵抗素子に

## 特開昭62-45161(5)

接続する半導体素子はバイポーラトランジスタでもよい。さらに、半導体基板の導電型に限定されるものではない。また、抵抗素子とボンディングパッドとの間にクランプ用MISFETを設けてもよい。また、クランプ用MISFETの代りにPN接合ダイオード等の他の適当なスイッチ素子を用いてもよいことはいうまでもない。

図面の簡単な説明

第1図は実施例1の半導体集積回路装置の入力 保護回路の平面図、

第2回は第1回のA - A 切断線における断面図、 第3回は第1回のB - B 切断線における断面図 である。


第4回は実施例 H の半導体集積回路装置の入力 保護回路の平面回、


第5回は第4回のA - A 切断線における断面図、 第6回は第4回のB - B 切断線における断面図 である。

1 … 半導体拡板、 2 … フィールド絶縁膜、 3 … チャネルストッパ領域、 4 … M I S F E T、 5 … ク


ランプ用MISFET、6、15…抵抗素子、7 …ボンディングパッド、8…導電層、9…接続孔、 10…半導体領域、11、13、14…絶縁膜、 12…ゲート電極。

代理人 弁理士 小川勝男






第 4 図



# 第 5 図



寒 6 図

